Logic Design and Verification Using SystemVerilog
2013·divulgacion
Este texto aborda el diseño de lógica digital y la verificación utilizando SystemVerilog. Se centra en las metodologías modernas para crear y probar chips complejos, enfatizando la importancia de la verificación en el ciclo de diseño.